채용정보
에이직랜드의 새로운 인재 영입 및 채용 프로세스 안내
채용정보
에이직랜드의 새로운 인재 영입 및 채용 프로세스 안내
크리에이티브한 인재와 함께하는 에이직랜드(ASICLAND) 에이직랜드는 인재를 최고의 기업가치로 생각하며 최고의 인재로 성장할 수 있는 기회를 제공하고 있습니다. 에이직랜드와 함께 성장할 수 있는 우수한 인재를 모집하고 있습니다. 지금 바로 지원해보세요. |
크리에이티브한 인재와 함께하는
에이직랜드(ASICLAND)
에이직랜드는 인재를 최고의 기업가치로 생각하며 최고의 인재로 성장할 수 있는 기회를 제공하고 있습니다.
에이직랜드와 함께 성장할 수 있는 우수한 인재를 모집하고 있습니다. 지금 바로 지원해보세요.
직무소개 |
경영기획본부 | CX팀 | • 기업 CI, BI, PI 아이덴티티 정립 및 관리 • 대/내외 Relationship 강화 및 홍보 마케팅 운영 • IR 전략 수립 / 주주 · 투자자 관계 관리 및 기업 정보 공유 • 기업 교육 서비스 제공 및 학습 지원 • 조직 내부의 가치와 행동 양식 정의 및 기업 문화 구축 | ||
전략기획팀 | • 사업계획 및 중장기 경영전략 수립 • 자금 및 예산 관리 • 기업공시 및 이사회 운영 • 신규사업 검토 | |||
재무경영팀 | • 경영지표(매출/손익) 실적관리 • 법인결산 및 외부 감사 수검 • 법인세 및 부가세 등 세무관리 | |||
HR인프라운영팀 | • HR operation & administrative 업무 지원 • 복리후생 프로그램 운영 • 인사기획, 평가, 보상, 채용, 교육 • 사무환경 관리 및 일반 총무 실무 • 서버 전산 외 전사 시스템 관리 | |||
연구기획팀 | • 정부과제(R&D, 국책과제) 기획 및 운영 • 정부지원 연구성과 분석 및 성과지표 관리 • 범부처 연구관리 시스템 운영 및 관리 • 신규 사업공고 검토 및 신규 과제 기획 • 최신 기술 관련 자료 수집, 조사 및 분석 | |||
구매팀 | •TSMC 및 OSAT 외주/생산/납기/재고/수출입통관 관리 • 외주처 발굴, 외주처 가격 협의 • 개발 & 양산 일정 관리 • 제품 원가 산정 • 매입 매출 관리 | |||
영업본부 | 영업1팀 | • ASIC, SoC, Turnkey, IP 세일즈 • 국내 AI 고객, Consumer, Automotive 향 발굴 및 지원 • 국내 대기업 Samsung, LG 전자 등 지원 • 당해 연도 매출 및 중장기 매출 전략 수립 | ||
영업2팀 | • ASIC, SoC, Turnkey, IP 세일즈 • 국내 AI 고객, Memory, Network, IoT 제품 향 고객 발굴 및 지원 • 국내 SKhynix 지원 • 당해 연도 매출 및 중장기 매출 전략 수립 | |||
IP팀 | • 반도체 설계자산(IP) 및 반도체 설계 자동화 툴(EDA) 구매기획 업무 • 고객사 요청 IP 및 EDA 개발 구매, 계약 및 구매 전략 수립 업무 총괄 • 국내외 IP 및 EDA Supplier 발굴, 평가, 육성전략 수립 • IP 가격 협상 전략 수립 및 구매 프로세스 관리(발주, 납기 관리, 대금 결제, 원가 분석) | |||
글로벌전략 | 해외사업팀 | • 글로벌 반도체 기술 동향 분석 • 해외 시장 조사 및 기업 동향 분석 • 해외 마케팅 전략 수립, IR 수행 및 성과 관리 • 해외 전진 기지 설립 및 운영 관리 | ||
SoC본부 | PM팀 | • 과제 관리 - 과제 목표 수립 (specification & guide) - 과제 일정 산정 및 관리 - 이슈 관리 • 시스템 운영 - DevOps (개발 환경) 관리 - 과제 정보 공유를 위한 confluence 관리 - 이슈 대응을 위한 JIRA 관리 - 과제 진행 상황 공유 및 협업을 위한 slack 관리 | ||
SD팀 | • 시스템 설계 - 칩 탑 디자인 (SMU, CMU, PMU 포함) - CPU 서브시스템 설계 - Off chip 메모리 설계 (DDR/LPDDR/GDDR/HBM 등) - Bus Making & Bus Integration • Inhouse tools 개발 - AWorld Magic™ | |||
HSI팀 | •High Speed 인터페이스 디자인 - MIPI CSI/DSI - PCIe gen3/4/5/6 - GMac transceiver | |||
SW팀 | • BOOT ROM 개발 - Secure ROM code deveolopment (CC312 based) - FPGA-Based ROM Code test - RTL Sim & Posrt Sim • BSP 개발 (Board Support Package) - u-boot driver porting & development - Linux driver porting & development • Linux 기반 칩 분류 테스트 app | |||
DV팀 | • 설계 검증 - UVM 기반 IP 검증 - UVM 기반 애플리케이션 성능 검증 - UVM 기반 rtl/pre/post 환경 검증 | |||
HW팀 | • Package Ball Mapping • 하드웨어 보드 설계 및 제작 - FPGA-Based Verification Board - Chip Sorting Board - Evaluation Board | |||
DI1본부 | PI1팀 | • 고객(fabless company)과 파운드리(TSMC)를 연결하는 설계 서비스 제공 • 고객의 요구에 맞는 디자인 서비스 제공 - 최상의 PPA를 위한 최적화 추구 • 물리적 구현 및 물리적 설계 서비스 제공 - Synopsys, Cadence, Mentor 등의 EDA 도구 사용 - 논리 합성 / 지형 합성 - 정적 타이밍 분석 - 저전력 분석 - 동등성 검사 | ||
PI2팀 | • 고객(fabless company)과 파운드리(TSMC)를 연결하는 설계 서비스 제공 • 고객의 요구에 맞는 디자인 서비스 제공 - 최상의 PPA를 위한 최적화 추구 • 물리적 구현 및 물리적 설계 서비스 제공 - Synopsys, Cadence, Mentor 등의 EDA 도구 사용 - 논리 합성 / 지형 합성 - 정적 타이밍 분석 - 저전력 분석 - 동등성 검사 | |||
SKH팀 | • 고객(fabless company)과 파운드리(TSMC)를 연결하는 설계 서비스 제공 • 고객의 요구에 맞는 디자인 서비스 제공 - 최상의 PPA를 위한 최적화 추구 • 물리적 구현 및 물리적 설계 서비스 제공 • 혼합 IP를 위한 사용자 정의 레이아웃 - P&R, DRC, LVS, 안테나, Latch-up, ESD, EM 규칙 확인 - SoC Mixed-IP DK 레이아웃 및 검증 | |||
DI2본부 | PD1팀 | • 고객(fabless company)과 파운드리(TSMC)를 연결하는 설계 서비스 제공 • 고객의 요구에 맞는 디자인 서비스 제공 - 최상의 PPA를 위한 최적화 추구 • 물리적 구현 및 물리적 설계 서비스 제공 - Synopsys, Cadence, Mentor 등의 EDA 도구 사용 - 물리적 설계 구현 - 물리적 설계 검증 - DRC/LVS/ESD/DFM - EMIR, DVD | ||
PD2팀 | • 고객(fabless company)과 파운드리(TSMC)를 연결하는 설계 서비스 제공 • 고객의 요구에 맞는 디자인 서비스 제공 - 최상의 PPA를 위한 최적화 추구 • 물리적 구현 및 물리적 설계 서비스 제공 - Synopsys, Cadence, Mentor 등의 EDA 도구 사용 - 물리적 설계 구현 - 물리적 설계 검증 - DRC/LVS/ESD/DFM - EMIR, DVD | |||
DS팀 | • 고객(fabless company)과 파운드리(TSMC)를 연결하는 설계 서비스 제공 • 고객의 요구에 맞는 디자인 서비스 제공 - 최상의 PPA를 위한 최적화 추구 • 물리적 구현 및 물리적 설계 서비스 제공 • 혼합 IP를 위한 사용자 정의 레이아웃 - P&R, DRC, LVS, 안테나, Latch-up, ESD, EM 규칙 확인 - SoC Mixed-IP DK 레이아웃 및 검증 | |||
DI3본부 | ETS팀 | • 프로세스 DK/PDK/IP 지원 및 관리 • PI/PD/DFT 교육 및 교육 지원 • 디자인 킥오프 / Signoff 지원 • 향상된 새로운 기술 검색 및 연구 | ||
PS팀 | • PI 업무지원 및 solution 제공 • PD 업무지원 및 solution 제공 • Auto scripts setup 및 담당자들이 잘 사용할 수 있도록 guide • 기타 기술적인 support | |||
DFT팀 | • 논리 테스트 - SCAN Design & ATPG - 논리 BIST ('24. 4분기 예정) - In-system 테스트('25. 1분기 예정) • 메모리 BIST - iSTART BIST/BIRA - Tessent BIST/BIRA ('24. 3~4 분기 예정) • 테스트 - IP 통합 테스트 : IJTAG ('24. 3분기 예정) - 벡터 / 테스트 지원 | |||
DPS본부 | PgM팀 | • TSMC 기술 지원 - DK(Physical Design Kit) 관리 지원 - 고객의 기술적 요구사항 지원 - 고객의 tape-out 지원 • 프로젝트 관리 - 사업 개발 일정 관리 - 프로젝트 개발 이슈 지원 • 파운드리 관리 - 파운드리 공정 관리 문제 - 테스트 수율 분석 및 개선 - WAT(PCM) 성능 분석 - 분석 장치 / 스크류를 활용한 process window | ||
QRA팀 | • ISO 및 심사 대응 • 개발 Process 및 양산 품질 관리 • 신뢰성 시험 및 불량 분석 • 양산 품질 고객 대응 | |||
Package팀 | • Package & substrate Technical service - 패키지 타입 및 패키지 사이즈 최적화 - 패키지 & Substrate 기술 지원 • Package Design service - 패키지 디자인, POD 검토 및 최적화 - 고속 신호에 대한 Impedance & skew 검토 • Package Assembly solution - 패키지 공정에 대한 리스크 검토 - 조립공정 및 조건 DOE • PI/SI simulation service - 패키지 디자인에 대한 IR Drop, S-parameter, Eye diagram 분석 - RLC, SI, PI 추출 | |||
Test팀 | • 제품의 양산 테스트 솔루션 개발 • 제품 양산 특성 평가 • 생산 수율 관리 및 개선 |
채용안내 |
채용절차 |
| ||
![]() | ||
![]() | ||
![]() | ||
![]() | ||
![]() | ||
|
접수방법 |
※ 입사지원서를 허위로 작성한 경우, 채용이 취소됩니다.
채용안내 |
채용절차 |
![]() 지원서 접수 (온라인, 이메일) |
| ![]() | ![]() | ![]() | ![]() |
접수방법 |
※ 입사지원서를 허위로 작성한 경우, 채용이 취소됩니다.
FAQ |
Cooperation, |
에이직랜드, 동반 성장과 성과 공유를 통해 |
Cooperation,
Win-win
에이직랜드, 동반 성장과 성과 공유를 통해
함께 번영하는 미래를 실현합니다.
![]() | ||||||
TEL +82 031-212-1984 FAX +82 031-212-1985 E-MAIL asicland@asicland.com | ||||||
![]() | ![]() | ![]() | ![]() | |||
Copyright ⓒ ASICLAND Co., Ltd. All rights reserved. |
COMPANY | BUSINESS | PRESS | IR | CAREERS | ||
TEL +82 031-212-1984 FAX +82 031-212-1985 E-MAIL asicland@asicland.com | DESIGN SERVICE | |||||
[A] 졸업예정자도 지원 가능합니다. 채용 이후 졸업증명서를 제출해 주세요.
[A] 가능합니다.
[A] 합격자에 한해 개별 연락드립니다
[A] 1차 면접 합격자에 한해 인적성검사 안내 메일이 개별 발송됩니다.
[A] 정해진 복장 규정은 없습니다. 자유로운 복장으로 오시면 됩니다.